聲明：本站部分公告與職位內容由本站根據官方招聘公告進行整理編輯。由于用人單位需求專業、學歷學位、資格條件、職位編制、備注內容等內容情況復雜且有變化可能，是否符合招聘條件以用人單位公告為準或請聯系用人單位確認。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔任何責任！
職位詳情
崗位職責
1、負責FPGA系統設計、關鍵技術研究，參與項目需求分析，研究落實項目技術細節，牽頭核心模塊的詳細設計；
2、獨立負責較復雜FPGA單元架構設計和RTL設計驗證，完成FPGA系統仿真和板級調試及系統調試，撰寫FPGA架構及單元模塊設計和驗證文檔；
3、分析并解決開發、調試過程中遇到的問題。
2、獨立負責較復雜FPGA單元架構設計和RTL設計驗證，完成FPGA系統仿真和板級調試及系統調試，撰寫FPGA架構及單元模塊設計和驗證文檔；
3、分析并解決開發、調試過程中遇到的問題。
任職要求
1、碩士及以上學歷，電子、微電子、通信、計算機科學等相關專業背景；
2、3年及以上FPGA/ASIC開發經驗；
3、熟悉Altera/Xilinx/Lattice等公司芯片開發環境及仿真調試工具；
4、精通VerilogHDL語言和時序約束、時序分析、時序優化方法；
5、具有良好的表達溝通能力和文檔書寫能力、良好協作意識和團隊合作精神；
6、具備網絡芯片架構設計經驗者優先，有國產FPGA開發經驗者優先。
2、3年及以上FPGA/ASIC開發經驗；
3、熟悉Altera/Xilinx/Lattice等公司芯片開發環境及仿真調試工具；
4、精通VerilogHDL語言和時序約束、時序分析、時序優化方法；
5、具有良好的表達溝通能力和文檔書寫能力、良好協作意識和團隊合作精神；
6、具備網絡芯片架構設計經驗者優先，有國產FPGA開發經驗者優先。
其他說明
請將簡歷（電子版）發送至郵箱。郵件主題欄注明：“應聘崗位的名稱-姓名-專業”。
競爭力分析
解鎖詳細分析
您與該職位匹配度: ***，已超過了
*** 的競爭者，建議************
您在 ？位置
較低
一般
比較匹配
非常匹配
歡迎掃描下方二維碼關注高校人才網官方微信（碩博QQ交流群：1015865503
，進微信群請加：gzgxrcw06）
重要風險提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費、材料費、成本費，或指定醫院體檢等，求職者有權要求招聘單位出具物價部門批準的收費許可證明材料，若無法提供相關證明，請求職者提高警惕，有可能屬于詐騙或違規行為。
高校人才網
百萬碩博人的擇業平臺
高校直招
5000+單位官方入駐
簡歷直投
30W+職位一鍵投遞
微信掃碼1秒登錄
短信/密碼登錄
微信掃碼登錄
掃描成功
二維碼失效 點擊重試
掃描二維碼快速登錄
請在手機上確認登錄
打開微信【掃一掃】掃描二維碼快速登錄
{{successContentUp}}
{{successContentDown}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
TOP